PLL時鐘是什麼 酷知社 經驗 5.5K 大中小設定文字大小 PLL時鐘是通過鎖相環使得不同的資料採集板卡共享同一個取樣的時鐘。PLL為鎖相迴路或鎖相環，用來統一整合時脈訊號，使高頻器件正常工作，如記憶體的存取資料等。PLL用於振盪器中的反饋技術，許多電子裝置要正常工作，通常需要外部的輸入訊號與內部的振盪訊號同步。通過鎖相環使得不同的資料採集板卡共享同一個取樣的時鐘就是PLL時鐘。 TAG標籤：pll 時鐘 #
